#### © EPODOC / EPO

PN - JP7074556 A 19950317

PD - 1995-03-17

PR - JP19930240741 19930901

OPD - 1993-09-01

TI - DIFFERENTIAL CMOS LOGIC CIRCUIT

IN - DOUSEKI TAKAKUNI

PA - NIPPON TELEGRAPH & TELEPHONE

IC - H03F3/45; H03K19/017; H03K19/0948

Differential CMOS logic circuit e.g. differential amplifier inverter uses two diodes connected in series with anode terminal connecting
to power supply and cathode terminal connecting common source
terminal of driver circuit

PR - JP19930240741 19930901

PN - JP7074556 A 19950317 DW199520 H03F3/45 012pp

PA - (NITE ) NIPPON TELEGRAPH & TELEPHONE CORP

IC - H03F3/45 ;H03K19/017 ;H03K19/0948

 - J07074556 The differential CMOS logic circuit consists of a pair of Schottky diodes (D1,D2) which are connected inbetween a power supply unit (PS) and a common source terminal of a driver circuit. These diodes are connected in series. The driver circuit is constituted by a N-channel and a P-channel MOSFET.

- ADVANTAGE Reduces delay time produced while loading capacitative load.
- (Dwg.1/11)

OPD - 1993-09-01

AN - 1995-150719 [20]

© PAJ / JPO

PN - JP7074556 A 19950317

PD - 1995-03-17

AP - JP19930240741 19930901

IN - DOUSEKI TAKAKUNI

PA - NIPPON TELEGR & TELEPH CORP <NTT>

TI - DIFFERENTIAL CMOS LOGIC CIRCUIT

AB - PURPOSE:To shorten delay time when a load capacity becomes large by connecting diodes between the high potential power source of a differential amplifier circuit and the common source of

none

		•	
		•	

plural driving transistors.

- CONSTITUTION:Input signals Vin are provided with the amplitude or -0.8-1.6V and when the built-in voltage of the diodes D1 and D2 is set at 1.6V, the voltage of the connection point of the common source of nMOSFETs 21 and 22 and a constant current circuit PS is fixed at 1.6V. In this case, when the value of a load element Z is adjusted and the threshold value of the FET 21 is set at 0.8V, it becomes the same as the voltage of the signals Vin, a current is not made flow to the FET 21 and the signals of the bar of the output signals Vout become '0'. Also, when the signals Vin are -1.6V, the signals of the bar of the signals Vout become -0.8V and the high level of the output signals of the differential amplifier circuit coincides with a high potential level. Then, logic can be surely attained in a short time with a small amplitude logical operation.
- H03F3/45 ;H03K19/017 ;H03K19/0948

none none none

			•	
			•	

#### (19) 日本国特許庁 (JP)

## (12) 公開特許公報(A)

## (11)特許出願公開番号

## 特開平7-74556

(43)公開日 平成7年(1995)3月17日


	•	庁内整理番号 Z	ा न		技術表示箇所
H 0 3 K 19/0		8321 —5 J			
10, 0		8321 –5 J	H03K	19/ 094	В
			審査請求	未請求 請求項の数 4	FD (全 12 頁)
(21)出願番号	特顧平5-24074	l	(71)出願人	000004226 日本電信電話株式会社	
(22)出顧日	平成5年(1993)	9月1日		東京都千代田区内幸町	一丁目1番6号
			(72)発明者	道関 隆国 東京都千代田区内幸町 本電信電話株式会社内	
			(74)代理人		

## (54) 【発明の名称】 差動形CMOS論理回路

#### (57)【要約】

【目的】 負荷容量が大きくなったときにおける遅延時間を短縮することができ、しかも差動形CMOS論理回路を2つ縦列接続したときに、その後段の差動形CMOS論理回路が確実に小振幅論理動作を行うことができる差動形CMOS論理回路を提供することを目的とするものである。

【構成】 CMOS差動増幅回路において、高電位電源と駆動トランジスタの共通ソースとの間にダイオードを接続するか、または、差動入力信号を印加する第1、2の駆動トランジスタのゲート・ソース間にそれぞれ第1、2のダイオードを接続するものである。



#### 【特許請求の範囲】

【請求項1】 MOSFETで構成した差動増幅回路に おいて、

上記差動増幅回路の高電位電源と、差動入力信号を印加 する第1、第2の駆動トランジスタの共通ソースとの間 に、ダイオードを接続したことを特徴とする差動形CM OS論理回路。

【請求項2】 MOSFETで構成した差動増幅回路に おいて、

の駆動トランジスタのゲート・ソース間に第1のダイオ ードを接続し、上記差動入力信号の他方を印加する第2 の駆動トランジスタのゲート・ソース間に第2のダイオ ードを接続したことを特徴とする差動形CMOS論理回 路。

【諸求項3】 諸求項1または2において、

上記差動増幅回路の各出力端子に、MOSFETで構成 したソース・フォロワ回路を接続し、上記ソース・フォ ロワ回路の出力信号を上記差動形CMOS論理回路の出 力信号とすることを特徴とする差動形CMOS論理回 20

【請求項4】 請求項2または3において、

上記MOSFETと上記ダイオードとは、同一の絶縁基 板上または絶縁基板上の同一シリコン活性領域に形成さ れていることを特徴とする差動形CMOS論理回路。

## 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、CMOS論理回路の構 成法に係り、特に、小振幅信号で論理をとることができ る差動形CMOS論理回路に関するものである。

[0002]

【従来の技術】図10は、MOSFETを用いたCMO S論理回路構成としてのCMOSインバータ回路の従来 例を示す図である。この従来例は、香山著「超高速MO Sデバイス」、pp207、1986年に記載されてい

[0003]

【発明が解決しようとする課題】この従来のインパータ 回路は、nMOSFET11とpMOSFET12とを 接続し、両ゲートを入力端子とし、各ドレインを出力端 40 子にすることによって、反転動作を実現している。ま た、このインバータ回路は、大振幅信号で動作する(0) Vと電源電圧との間を振幅として動作する)ので、特 に、負荷容量が大きくなると、遅延時間が増大するとい う問題がある。

【0004】この問題を解決するには、つまり、負荷容 量が大きくなったときにおける遅延時間を短縮するに は、図11(1)に示す差動増幅回路を使用すればよ い。この従来の差動増幅回路は、nMOSFET13の ドレインと高電位電源 (GND) との間に負荷 Z を接続 50

し、nMOSFET13のソースに定電流源PSを接続 し、nMOSFET14のドレインと高電位電源(GN D) との間に負荷Zを接続し、nMOSFET14のソ ースに定電流源PSを接続し、nMOSFET13、1 4の各ゲートにそれぞれ差動入力信号を印加し、nMO SFET13、14の各ドレインから出力信号を取り出 すものである。

【0005】図11(1)に示す差動増幅回路を使用す ることによって、出力信号を小振幅化することができ、 上記差動増幅回路の差動入力信号の一方を印加する第1 10 負荷容量が大きくなったときでも遅延時間を短縮するこ とができる。なお、出力信号を小振幅化するとは、EC Lレベル(高レベルを-0.8Vとし、低レベルを-1. 6 Vとするレベル) で論理をとることである。

> 【0006】しかし、この場合、高レベルの入力信号に 対して完全な電流切り換えを行なうことができず、つま り、図11(2)に示すように、出力信号のレベルが低 レベル側にシフトしてしまう。このために、図11 (1) に示す従来の差動増幅回路と同一の回路を、図1 1 (1) に示す従来の差勤増幅回路の後段に接続すると (すなわち、図11(1) に示す従来の差動増幅回路を 2 つ縦列接続すると)、後段回路から見た入力信号のレ ベルが低過ぎるので、上記後段回路の入力信号に対応し た信号を上記後段回路が出力できず、つまり、上記後段 回路が小振幅論理動作を実行することができないという 問題がある。

【0007】本発明は、負荷容量が大きくなったときに おける遅延時間を短縮することができ、しかも差動形C MOS論理回路を2つ縦列接続したときに、その後段の 差動形CMOS論理回路が確実に小振幅論理動作を行う 30 ことができる差動形CMOS論理回路を提供することを 目的とするものである。

[0008]

【課題を解決するための手段】本発明は、CMOS差動 増幅回路において、高電位電源と駆動トランジスタの共 通ソースとの間にダイオードを接続するか、または、差 動人力信号を印加する第1、2の駆動トランジスタのゲ ート・ソース間にそれぞれ第1、2のダイオードを接続 するものである。

[0009]

【作用】本発明は、CMOS差動増幅回路において、高 電位電源と駆動トランジスタの共通ソースとの間にダイ オードを接続するか、または、差動入力信号を印加する 第1、2の駆動トランジスタのゲート・ソース間にそれ ぞれ第1、2のダイオードを接続するので、負荷容量が 大きくなったときにおける遅延時間を短縮することがで き、しかも差動形CMOS論理回路を2つ縦列接続した ときに、その後段の差動形CMOS論理回路が確実に小 振幅論理動作を行うことができる。

[0 0 1 0]

【実施例】図1は、本発明の第1実施例である差動形C

3

MOS論理回路L1を示す回路図である。

【0011】この差動形CMOS論理回路L1は、駆動トランジスタであるnMOSFET21、22と負荷素子Zと定電流源PSとを有するCMOS差動増幅回路と、ショットキー・ダイオードD1、D2とで構成されている。

【0012】 nMOSFET21のドレインが負荷素子 Zを介して高電位源(GND)に接続され、nMOSF ET21のソースが定電流源PSに接続され、nMOS FET21のゲートに入力信号Vinが供給され、nMO IO SFET21のドレインに入力信号Vinの反転信号(Vin にパーを付して示した信号)が出力される。また、 nMOSFET22のドレインが負荷素子Zを介して高 電位源(GND)に接続され、nMOSFET22のソースが定電流源PSに接続され、nMOSFET22の ゲートに入力信号Vinの反転信号が供給され、nMOS FET22のドレインに入力信号Vinと同じ信号(Vin で示した信号)が出力される。

【0013】ショットキー・ダイオードD1、D2は、 互いに直列接続され、高電位電源(GND)と、nMO SFET21、22の共通ソースとの間に接続され、ダ イオードD1のアノードが高電位電源(GND)に接続 され、ダイオードD1のカソードとダイオードD2のア ノードとが接続され、ダイオードD2のカソードが上記 共通ソースに接続されている。

【0014】次に、上記差動形CMOS論理回路L1の 動作について説明する。

【0015】図2は、上記差動形CMOS論理回路L1 における入力信号波形と出力信号波形との関係を示す図 である。

【0016】入力信号 $V_{11}$ に若目すると、この入力信号 $V_{11}$ は $-0.8V_{22}$ ー1.6Vの振幅を有している。また、ダイオードD1、D2のピルトイン電圧を1.6Vに設定してあり、このために、nMOSFET21、22の共通ソースと定電流回路PSとの接続点の電圧が-1.6Vに固定され、負荷素子Z等の値を調整することによってnMOSFET21の閾値を0.8Vに設定してあったとする。

【0017】ここで、入力信号 $V_{in}$ が-0.8Vである場合には、入力信号 $V_{in}$ の値と閾値の値とが同じであるので、nMOSFET21に電流が流れず、その出力信号 $V_{in}$ が-1.6Vである。 D)になり、一方、入力信号 $V_{in}$ が-1.6Vである場合には、入力信号 $V_{in}$ の値が閾値の値よりも大きいので、nMOSFET21に電流が流れ、その出力信号 $V_{in}$ ののが一の信号が図2に示すように-0.8になる。これらの動作は、nMOSFET22についても同様である。

【0018】上記差動形CMOS論理回路L1におい 動作を実行することができ、したかつて、負荷容量が入て、差動増幅回路の出力信号の高レベルが高電位電源レ 50 きくなったときでも遅延時間を短縮することができ、ま

ベルと一致するので、動形CMOS論理回路L1が小振幅論理動作(ECLレベル(高レベルを-0.8Vとし、低レベルを-1.6Vとするレベル)で論理をとる動作)を実行できるので、差動形CMOS論理回路L1を2つ縦列接続したときに、その後段の差動形CMOS論理回路L1が確実に小振幅論理動作を行うことができる。また、上記差動形CMOS論理回路L1が小振幅論理動作を実行するので、負荷容量が大きくなったときでも遅延時間を短縮することができる。

【0019】なお、差動形CMOS論理回路L1において、ショットキー・ダイオードが2つ(D1、D2)設けられているが、ショットキー・ダイオードD1またはD2のピルトイン電圧を調整することによって、ショットキー・ダイオードD1とD2との代わりに、ショットキー・ダイオードD1のみを設けるようにしてもよい。つまり、上記実施例は、MOSFETで構成した差勤増幅回路において、差動増幅回路の高電位電源と、差動入力信号を印加する第1、第2の駆動トランジスタの共通ソースとの間に、ダイオードを接続したものであるが、このダイオードを1つのみ設けてもよくまた2つ以上設けるようにしてもよい。

【0020】なお、nMOSFET21、22の閾値は、ダイオードD1、D2のビルトイン電圧の値よりも小さければ、任意の値を採用することができる。

【0021】図3は、本発明の第2実施例であるシリーズ・ゲート形の差動論理回路L2の構成例を示す図である。

【0022】シリーズ・ゲート形の差動論理回路L2は、差動形CMOS論理回路L1と同様の回路を2つ設け、1つ目の差動形CMOS論理回路L1における共通ソースと定電流回路PSとの間にnMOSFET25が設けられ、2つ目の差動形CMOS論理回路L1における共通ソースと定電流回路PSとの間にnMOSFET28が設けられ、高電位電源(GND)と定電流回路PSとの間にショットキー・ダイオードD7、D8、D9の直列回路が設けられている。

【0023】つまり、互いに直列接続されたショットキー・ダイオードD3、D4を、高電位電源(GND)と、1段日のゲートを構成する駆動トランジスタである nMOSFET23、24の共通ソースとの間に接続し、互いに直列接続されたショットキー・ダイオードD5、D6を、高電位電源(GND)と、2段目のゲートを構成する駆動トランジスタであるnMOSFET26、27の共通ソースとの間に接続してある。

【0024】シリーズ・ゲート形の差動論理回路L2の場合も、差動形CMOS論理回路L1の場合と同様に、シリーズ・ゲート形の差動論理回路L2の出力信号の高レベルが高電位電源レベルと一致するので、小振幅論理動作を実行することができ、したがって、負荷容量が大きくなったときでも遅延時間を短縮することができ、ま

5

た、シリーズ・ゲート形の差動論理回路L2を2つ縦列 接続したときに、その後段のシリーズ・ゲート形の差動 論理回路 L 2 が確実に小振幅論理動作を行うことができ る。

【0025】なお、シリーズ・ゲート形の差動論理回路 L 2において、入力信号Vink 、Vine が「1、1」に なったときに、出力信号 V, , , , のみが「1」になり、他 様に、入力信号Viak 、Vias が「1、0」、「0、 ,,,,,, V,,,,,, V,,,,,,,がそれぞれ「1」になり、「1」 になった出力信号以外の出力信号が「0」になる。

【0026】また、ショットキー・ダイオードD7、D 8、D9の代わりに、1つ、2つまたは4つ以上のショ ットキー・ダイオードを使用してもよい。

【0027】図4は、本発明の第3実施例である差動形 CMOS論理回路L3の構成を示す回路図である。

【0028】この差動形CMOS論理回路L3は、図1 に示すCMOS差勤増幅回路L1の後段に、MOSFE Tで構成したソース・フォロワ回路を付加することによ 20 って、出力の高負荷駆動を可能にしたものであり、上記 ソース・フォロワ回路は、nMOSFET29と定電流 源PS、nMOSFET30と定電流源PSで構成され ている。

【0029】また、上記ソース・フォロワ回路における n MOSFET29、30に流す定電流値、またはn M OSFET29、30の閾値電圧を調整することによっ て、出力信号のレベルシフト量を任意に調整することが できる。さらに、差動形CMOS論理回路L3の入出力 レベルをパイポーラECL回路の入出カレベルに一致さ 30 せれば、ECLインタフェース(高レベル:-0.8 V、低レベル:-1. 6V) が可能となる。

【0030】図5は、上記各実施例において、差動形論 理回路L1、L2、L3の遅延時間に対する信号振幅の 関係を示す図である。

【0031】ここで、縦軸には、差動形論理回路し1、 L2、L3の遅延時間として、図10に示す従来のCM OSインパータ回路の遅延時間で規格化した値を示し、 横軸には、信号振幅として、電源電圧で規格化した値を 示してある。

【0032】図5において、「Coa」は、上記各実施例 における遅延時間であり、「C。。(CMOS)」は、図 10に示す従来のCMOSインパータ回路における遅延 時間である。なお、上記「遅延時間」は、たとえば入力 信号が「0」から「1」になる場合、入力信号が「0」 と「1」との間の1/2になってから、出力信号が 「1」と「0」との間の1/2になるまでの時間であ

【0033】図5から、差動形CMOS論理回路L1、  $L_{2}$ 、 $L_{3}$ の信号振幅を小振幅化すればする程、差動形 50 0、8Vになり、一方、入力信号V in in in in in in

CMOS論理回路L1、L2、L3の遅延時間が短縮さ れ、高速動作が可能になることが理解される。たとえ ば、信号振幅を電源電圧の1/4に設定した場合、図1 0に示す従来のCMOSインバータ回路に比べて、その 遅延時間を約1/2に短縮することができる。

【0034】図6は、本発明の第4実施例である差動形 CMOS論理回路L4の構成例を示す図である。

【0035】差動形CMOS論理回路L4は、駆動トラ ンジスタであるnMOSFET31、32と負荷素子Z 1」、「0、0」になったときに、出力信号 $V_{3016}$ 、V 10 と定電流源PSとを有するCMOS差動増幅回路と、シ ョットキー・ダイオードD10、D11とで構成されて いる。

> 【0036】nMOSFET31のドレインが負荷素子 Zを介して高電位源 (GND) に接続され、n MOSF ET31のソースが定電流源PSに接続され、nMOS FET31のゲートに入力信号V.:が供給され、nMO SFET31のドレインに入力信号Vinの反転信号(V , (: にパーを付して示した信号) が出力される。また、 nMOSFET32のドレインが負荷素子Zを介して高 電位源 (GND) に接続され、nMOSFET32のソ ースが定電流源PSに接続され、nMOSFET32の ゲートに入力信号Viaの反転信号が供給され、nMOS FET32のドレインに入力信号Viaと同じ信号(V 。」、で示した信号)が出力される。

> 【0037】ショットキー・ダイオードD1のアノード がnMOSFET31のゲートに接続され、ショットキ ー・ダイオードD1のカソードがnMOSFET31の ソースに接続され、ショットキー・ダイオードD2のア ノードがnMOSFET32のゲートに接続され、ショ ットキー・ダイオードD2のカソードがnMOSFET 32のソースに接続されている。

【0038】次に、差動形CMOS論理回路レ4の動作 について説明する。

【0039】この場合も、入力信号と出力信号との関係 は、図2に示す場合と同じであるとする。つまり、入力 信号 $V_{in}$ に着目すると、この入力信号 $V_{in}$ は=0. 8 V~−1. 6 Vの振幅を有している。ただし、ダイオード D10、D11のビルトイン電圧が0.8Vに設定さ れ、負荷素子乙等の値を調整することによってnMOS FET31、32の関値が0Vに設定してあったとする と、入力電圧が-0.8V~-1.6Vである場合、入 カ電圧の-0.8VとダイオードD10のビルトイン電 圧の-0. 8 Vとが加算されて-1. 6 Vになるので、 nMOSFET31、32の共通ソースと定電流回路P Sとの接続点の電圧が一1、6Vに固定される。

【0040】ここで、入力信号V,:が-0.8Vである 場合には、nMOSFET31のソースとゲートとの間 の電圧は0.8Vであり、閾値の値が0Vであるので、 nMOSFET21に電流が流れ、その出力信号が-

る場合には、nMOSFET31のソースとゲートとの 間の電圧はOVであり、閾値の値OVと同じになり、n MOSFET31に電流が流れず、その出力信号が-0 V (GND) になる。これらの動作は、nMOSFET 32についても同様である。

【0041】なお、nMOSFET31、32の閾値 は、ダイオードD10、D11のピルトイン電圧の値よ りも小さければ、任意の値を採用することができる。

【0042】上記差動形CMOS論理回路し4におい ベルと一致するので、差動形CMOS論理回路L4が小 振幅論理動作(ECLレベル(高レベルを-0.8Vと し、低レベルを-1.6Vとするレベル)で論理をとる 動作)を実行でき、したがって、負荷容量が大きくなっ たときでも遅延時間を短縮することができ、また、差動 形CMOS論理回路L4を2つ縦列接続したときに、そ の後段の差動形CMOS論理回路L4が確実に小振幅論 理動作を行うことができる。

【0043】なお、差動形CMOS論理回路L4におい て、1つの $\pi$ MOSFETについてショットキー・ダイ 20 の高速化を図ることができる。 オードが1つ設けられているが、たとえばショットキー ダイオードD10のビルトイン電圧を調整することに よって、ショットキー・ダイオードD10の代わりに、 複数のショットキー・ダイオードを直列接続したものを 設けるようにしてもよい。

【0044】つまり、上記差動形CMOS論理回路L4 は、MOSFETで構成した差動増幅回路において、差 動増幅回路の差動入力信号の一方を印加する第1の駆動 トランジスタのゲート・ソース間に第1のダイオードを 接続し、差動入力信号の他方を印加する第2の駆動トラ ンジスタのゲート・ソース間に第2のダイオードを接続 したものであるが、第1のダイオードまたは第2のダイ オードとして、1つのみのダイオードを設けてもよく、 また2つ以上のダイオードを直列接続したものを設ける ようにしてもよい。

【0045】図7は、本発明の第5実施例である差動形 CMOS論理回路L5を示す図であり、図6に示すCM OS差動増幅回路L4の後段に、MOSFETで構成し たソース・フォロワ回路を付加した構成を示す回路図で ある。

【0046】差動形CMOS論理回路L5において、ソ ース・フォロワ回路は、nMOSFET33と定電流源 PS、nMOSFET34と定電流源PSとで構成され ており、MOSFETで構成したソース・フォロワ回路 を、CMOS差動増幅回路の後段に付加することによっ て、出力の高負荷駆動が可能になる。

- 【0047】また、第5実施例の上記ソース・フォロワ 回路におけるnMOSFET33、34に流す定電流 値、またはnMOSFET33、34の閾値電圧を調整 することによって、出力信号のレベルシフト量を任意に 50 【図8】 差動形 CMOS 論理回路 L4 における MOSF

調整することができる。さらに、差動形CMOS論理回 路し5の入出カレベルをパイポーラECL回路の入出力 レベルに一致させれば、ECLインタフェース(高レベ ル:-0.8V、低レベル:-1.6V) が可能とな る。

【0048】上記差動形CMOS論理回路L4、L5に おいても、図5に示すように、差動形論理回路の信号振 幅を小振幅化すればする程、差動形論理回路の遅延時間 が短縮され、高速動作が可能になる。たとえば、信号振 て、差動増幅回路の出力信号の高レベルが高電位電源レ 10 幅を電源電圧の1/4に設定した場合、図10に示す従 来のCMOSインバータ回路に比べて、その遅延時間を 約1/2に短縮することができる。

> 【0049】図8は、差動形CMOS論理回路L4にお けるMOSFET31とショットキー・ダイオードD1 0とを、同一の絶縁基板上に形成した例を示す図であ

> 【0050】絶縁基板上では、従来のバルク基板と比較 すると、ショットキー・ダイオードを小面積で実現で き、寄生容量を小さくすることができるので、論理動作

> 【0051】図9は、MOSFET31とショットキー ・ダイオードD10とを、絶縁基板上の同一シリコン活 性層41に形成したものであり、図8に示す例のデバイ ス構造と比較すると、小面積化を図ることができる。

> 【0052】また、上記各実施例において、ショットキ ー・ダイオードの代わりに、ショットキー・ダイオード 以外のダイオードを使用してもよい。

[0053]

【発明の効果】本発明によれば、負荷容量が大きくなっ 30 たときにおける遅延時間を短縮することができ、しかも 差動形CMOS論理回路を2つ縦列接続したときに、そ の後段の差動形CMOS論理回路が確実に小振幅論理動 作を行うことができるという効果を奏する。

#### 【図面の簡単な説明】

【図1】本発明の第1実施例である差動形CMOS論理 回路1.1を示す回路図である。

【図2】差動形CMOS論理回路L1における入力信号 波形と出力信号波形との関係を示す図である。

【図3】本発明の第2実施例であるシリーズ・ゲート形 40 の差動論理回路し2の構成例を示す図である。

【図4】本発明の第3実施例である差動形CMOS論理 回路L3の構成を示す回路図である。

【図5】上記各実施例において、差動形論理回路L1、 L2、L3の遅延時間に対する信号振幅の関係を示す図

【図6】本発明の第4実施例である差動形CMOS論理 回路し4の構成例を示す図である。

【図7】本発明の第5実施例である差動形CMOS論理 回路し5を示す図である。

q

ET31とショットキー・ダイオードD10とを、同一の絶縁基板上に形成した例を示す図である。


【図9】 MOSFET31とショットキー・ダイオード D10とを、絶縁基板上の同一シリコン活性層41に形成したものの例を示す図である。

【図10】MOSFETを用いたCMOS論理回路構成 としてのCMOSインパータ回路の従来例を示す図であ る

【図11】小振幅動作を行なう従来の差動増幅回路を示

【図1】

## \_\_<u>L1\_</u>: 差動形 CMOS 論理回路



す図と、その差動増幅回路における入力信号と出力信号 との関係を示す図である。

## 【符号の説明】

L1~L5…差動形CMOS論理回路、

D1~D11…ショットキー・ダイオード、


21~34...n CMOSFET,

41…シリコン活性層、


PS…定電流源、

Z…負荷素子。

【図2】



[図5]




t ,a (CMOS) : CMOSインパータ運延時間

V . . . . . V . . . V . . .


(7)

\_<u>L2</u>:シリーズ・ゲート形の差動論理回路




[図4]

# L3:差動形CMOS論理回路




【図6】

# \_\_L4\_: 差動形 CMOS 論理回路




【図7】


## \_\_L5\_: 差動形 CMOS 論理回路









[図9]



【図10】



[図11]



(2)

